همانطور که میدانید شرکت ARM برای اولین بار در ماه مارس سال جاری میلادی تکنولوژی DynamIQ را معرفی کرد اما با توجه به رونمایی امروز از پردازندههای جدید Cortex-A75 و Cortex-A55 این شرکت، حالا تصویر واضحتری از قابلیتهایی که توسط این راهکار جدید ARM پیش روی ما قرار گرفته بدست آوردهایم.
پیش از هر چیز باید توجه داشته باشید که DynamIQ راهکاری است که برای پیادهسازی فرایند پردازش چند هستهای در پردازندههای مدرن ARM بهکار بسته شده است. در قالب ترکیبهای پیشین، طراحان تراشهها از تکنولوژی big.LITTLE شرکت ARM استفاده میکردند. این تکنولوژی، طراحان را وادار میکرد تا از کلاسترهای چند هستهای برای رسیدن به مقاصد خود استفاده کنند. همین امر باعث میشود هنگام جابهجایی دادهها میان کلاسترها، با افت عملکرد روبرو شویم. به بیان سادهتر، پردازنده هشت هستهای بهرهمند از تکنولوژی big.LITTLE میتواند از دو کلاستر جداگانه بهرهمند شود که هر یک تا چهار هسته را در داخل خود جای میدهند. نکته مهم اینکه هستههای یادشده باید مشابه باشند. به عنوان مثال، در چنین ترکیبی ممکن است در کلاستر اول، ۴ هسته Cortex-A73 و در کلاستر دوم ۴ هسته Cortex-A53 را شاهد باشیم یا اینکه در کلاستر اول ۲ هسته Cortex-A72 و در کلاستر دوم ۴ هسته Cortex-A53 به کار بسته شود.
بازطراحی پردازش چند هستهای
تکنولوژی DynamIQ بهطور کامل روند حاکم بر پردازش چند هستهای را تغییر داده است. این تکنولوژی امکان آن را فراهم کرده تا از ترکیب و تطبیق هستههای پردازشی Cortex-A75 و Cortex-A55، تا هشت هسته در هر کلاستر استفاده کنید. بنابراین به جای استفاده از دو کلاستر برای رسیدن به طراحی هشت هستهای، DynamIQ امکان آن را فراهم خواهد کرد تا با بهکارگیری یک کلاستر واحد به چنین ترکیبی برسید. این راهکار، مزایای متفاوتی دارد که از جمله آنها میتوان به بهبود عملکرد و همچنین صرفهجویی در هزینههای طراحی اشاره کرد.
ARM به این نکته هم اشاره کرده که هزینه اضافه کردن یک هسته بزرگ Cortex-A75 به ترکیب DynamIQ به ویژه در مقایسه با راهکار قدیمی اضافه کردن کلاستر ثانویه، بسیار ناچیز است. حتی ادغام یک هسته واحد با عملکرد تک تردی (Single Thread) میتواند تاثیر ویژهای در بهبود تجربه کاربران داشته باشد. این راهکار به بهبود زمان بارگذاری برنامهها کمک خواهد کرد و عملکرد بالاتر را در اجرای فرایندهای سنگین به همراه خواهد داشت. استفاده از DynamIQ این امکان را فراهم خواهد کرد تا تراشههای سطح پایین و میان رده بازار از طراحی انعطافپذیرتر و قدرتمندتری بهرهمند شوند و در عین حال صرفهجویی ویژهای هم در هزینهها انجام خواهد شد. به این ترتیب در آینده میتوانیم شاهد ترکیبهای ۳+۱، ۴+۱، ۶+۱ یا ۶+۲ پردازندههایی باشیم که عملکرد بهتری را در حالت تک تردی در مقایسه با تراشههای پایینرده و میانرده موجود در بازار به نمایش میگذارند.
درنظر داشته باشید که DynamIQ همچنان به عنوان کلاستری که با مولفههای داخلی تراشه در ارتباط است عمل میکند. به بیان دیگر، این امکان وجود دارد تا یک کلاستر DynamIQ را در کنار چند کلاستر دیگر قرار داده و سیستمی با عملکرد بالاتر یا حتی با کلاسترهای چهار هستهای را ایجاد کنید. درنظر داشته باشید که استفاده از این تکنولوژی، طراحان را ملزم خواهد کرد تا تغییرات ویژهای را در بخش طراحی پردازنده یا همان CPU لحاظ کنند.
هستههای DynamIQ از معماری ARMv8.2 در کنار سختافزار DynamIQ Share Unit بهرهمند شدهاند که در حال حاضر تنها در پردازندههای Cortex-A75 و Cortex-A55 پشتیبانی میشوند. با این تفاسیر، همچنان نمیتوان از DynamIQ در تعامل با هستههای پردازشی فعلی نظیر Cortex-A73، A72، A57 یا A53 حتی در صورتی که اینها در کلاستر جداگانهای قرار گرفته باشند استفاده کرد.
همانطور که گفتیم DynamIQ Share Unit که به اختصار از آن با عنوان DSU یاد میشود یکی از مولفههای ضروری برای رسیدن به عملکرد بالا در پرتو استفاده از تکنولوژی DynamIQ به حساب می آید. درنظر داشته باشید که استفاده از این واحد، اختیاری نبوده و در طراحی جدید پردازندهها ادغام شده است. این ساختار، تعداد زیادی از قابلیتهایی عرضه شده توسط DynamIQ را در درون خود جا داده است. DSU حاوی پلهای آسنکرون (Asynchronous Bridges) به سمت هر پردازنده است و Snoop Filter، کش L3، باسهایی برای تجهیزات جانبی و رابطهای کاربری مختلف و البته قابلیتهایی برای مدیریت بهتر مصرف توان را گردهم آورده است.
بدنیست یادآوری کنیم که DynamIQ برای اولین بار، راهکاری را برای تولید تراشههای موبایلی ARM مجهز به کش L3 پیش روی طراحان قرار داده است. این حافظه بین تمامی هستههای موجود در کلاستر به اشتراک گذاشته شده است تا علاوه بر اشتراکگذاری سادهتر دستورات میان هستهها، بهبود تاخیر در عملکرد حافظه را نیز به همراه داشته باشد. درنظر داشته باشید که هستههای کوچک (LITTLE Cores) به طور ویژه به تاخیر زیاد در حافظه حساس هستند. از همین رو، این تغییر میتواند بهبود ویژه عملکرد را در Cortex-A55 به ویژه در موارد خاص به همراه داشته باشد.
حافظه کش L3 را میتوان از مقدار صفر کیلوبایت تا ۴ مگابایت تنظیم کرد. علاوه بر این، امکان تخصیص حافظه به چهار گروه مختلف نیز وجود دارد. این پارتیشنها کاملا داینامیک بوده و امکان تخصیص مجدد آنها در زمان بهکارگیری توسط نرمافزار وجود دارد. این راهکار، این فرصت را به ARM خواهد داد تا بستر ویژهای را برای مدیریت توان در L3 ایجاد کند. با استفاده از این راهکار میتوان بخش مشخص (یا حتی تمام) حافظه را وقتی استفاده نمیشود غیرفعال کرد. بنابراین وقتی گوشی هوشمند شما در حالت خواب موقتی قرارگرفته یا دستورهای ساده را انجام میدهد میتوان کش L3 را از دور خارج کرد. طبیعت تخصیص پذیر این حافظه باعث خواهد شد راهاندازی و بهکارگیری یک هسته واحد، نیازی به استفاده از کل حافظه نداشته باشد. به این ترتیب بازهم شاهد صرفهجویی در مصرف توان الکتریکی خواهیم بود.
ARM کاهش زمان تاخیر حافظه L2 را نیز در دستورکار قرار داده است. به این ترتیب، بهبود ۵۰ درصدی سرعت دسترسی به این حافظه را در مقایسه با حافظه L2 در پردازندهای نظیر Cortex-A73 شاهد خواهیم بود.
ARM بهمنظور بهبود عملکرد و بهرهبرداری حداکثری از طراحی جدید خود، سیستم انباشت کش در DSU را نیز معرفی کرده است. این راهکار، خواندن و نوشتن مستقیم روی کش به اشتراک گذاشته شده L3 و L2 هر حافظه را امکانپذیر خواهد ساخت.
رونمایی از پلهای آسنکرون آپشنال باعث خواهد شد امکان تنظیم محدوده فرکانسی پردازنده، روی هر هسته و به طور جداگانه فراهم شود. این در حالی است که تا پیش از این امکان تنظیم فرکانس، تنها روی هر کلاستر ممکن بود. طراحان میتوانند تغییر فرکانس هر هسته را در قالب گزینههای همگام با سرعت DSU نیز انجام دهند.
به بیان سادهتر، هر هسته پردازشی از نقطه نظر تئوریک، با بهرهگیری از DynamIQ میتواند از فرکانس کاری مستقلی استفاده کند. ARM به این نکته اشاره کرده که DynamIQ big.LITTLE گروههای متشکل از هستههای بزرگ و کوچک را ملزم خواهد کرد تا بهطور مستقل و پویا امکان تغییر محدوده فرکانس و ولتاژ را داشته باشند.
این راهکار، بیش از هرچیز مناسب استفاده در مواردی است که با محدودیتهای گرمایی روبرو هستیم. به عنوان مثال میتوان به استفاده از این راهکار در گوشیهای هوشمند اشاره کرد. با این اصول میتوان اطمینان حاصل کرد که هستههای کوچک و بزرگ، بسته به حجم کاری واگذار شده به آنها به فعالیت میپردازند.
از نقطه نظر تئوری، طراحان این امکان را خواهند داشت تا چند محدوده متفاوت را برای ارائه توان پردازشی، در پردازندهها مشخص کنند. این راهکاری است که توسط مدیاتک هم در طراحی سه کلاستری استفاده شده است. البته بهکارگیری این راهکار، به افزایش پیچیدگی طراحیها و هزینهها منجر خواهد شد.
انتظار میرود محصولات جدید بهرهمند شده از تکنولوژی DynamIQ و جدیدترین هستههای پردازشی شرکت ARM را در اواخر سال جاری میلادی یا اوایل سال ۲۰۱۸ میلادی در بازار شاهد باشیم.
نظر خود را اضافه کنید.
برای ارسال نظر وارد شوید
ارسال نظر بدون عضویت در سایت