بر اساس تازهترین گزارشهای منتشر شده از سوی مؤسسه مالی معتبر مورگان استنلی، شرکت اینتل در مسیر توسعه فناوری ساخت 14A خود به پیشرفتهای بسیار امیدوارکنندهای دست یافته است. اطلاعات فاششده نشان میدهد که این غول تراشهساز توانسته نرخ خرابی (Defect Rate) تولید خود را در این لیتوگرافی بهطور قابلتوجهی کاهش دهد.
طبق گزارش مورگان استنلی (Morgan Stanley)، نرخ خرابی گره 14A در حال حاضر روی عدد ۰.۵ (D0=0.5) قرار دارد. این یعنی با وجود آنکه این فناری هنوز در مرحله توسعه قرار دارد، اما نیمی از تراشههای ساخته شده با آن بدون نقص فیزیکی از خط تولید خارج میشوند. اما این آمار تأیید میکند که فناوری جدید اینتل در بازه زمانی مشابه از چرخه توسعه، عملکردی بسیار بهتر از گره 18A از خود نشان داده است.
نقشه راه اینتل: از فاز تولید ریسکپذیر تا تولید انبوه
برنامهریزی اینتل به این صورت است که تا سهماهه نخست سال ۲۰۲۷، نرخ خرابی (D0) را به عدد ۰.۱ تا ۰.۲ برساند. در این مقطع، شرکت تولید تراشههای آزمایشی داخلی خود را آغاز خواهد کرد. پس از آن، مرحله تولید ریسکپذیر (Risk Production) یا تولید پیشانبوه در سال ۲۰۲۸ کلید خواهد خورد و نهایتاً در سال ۲۰۲۹ شاهد آغاز تولید انبوه با این فناوری خواهیم بود.
شبیهسازی بازدهی با نگاهی به پردازندههای Panther Lake
برای درک بهتر این موفقیت، میتوانیم به سیستم-روی-چیپ (SoC) جدید اینتل Panther Lake نگاه کنیم. اینتل برای ساخت چیپلت محاسباتی (Compute Tile) این تراشه که ابعادی معادل ۸.۰۰۴ در ۱۴.۲۸۸ میلیمتر (مساحت ۱۱۴.۳ میلیمتر مربع) دارد، از گره 18A استفاده کرده است.
اگر بخواهیم تراشهای با همین مساحت اما با تراکم بالاتر را با پارامترهای فعلی گره 14A مدلسازی کنیم، به بازدهی چشمگیر ۵۶.۴۵ درصد میرسیم. مورگان استنلی در گزارش خود به بازدهی ۴۰ درصدی برای یک «تراشه آزمایشی» اشاره کرده است که از نظر منطقی نشان میدهد این تراشه آزمایشی ابعادی بهمراتب بزرگتر از چیپلت پردازشی Panther Lake داشته است. این آمار اولیه برای گرهی که مبتنی بر لیتوگرافی پیچیده High-NA EUV است، یک موفقیت بزرگ محسوب میشود.
زمانی که اینتل به هدف نهایی خود برای نرخ خرابی ۰.۱ یا ۰.۲ برسد، بازدهی تولید برای تراشهای با مساحت حدود ۱۰۰ میلیمتر مربع به ۸۰ تا ۹۰ درصد خواهد رسید. البته باید به مفهوم مهمی به نام «بازدهی پارامتریک» (Parametric Yield) نیز توجه داشت. یعنی تراشههایی که نه تنها سالم از خط تولید خارج میشوند، بلکه دقیقاً مطابق با استانداردهای کیفی و فرکانسی مورد نظر شرکت کار میکنند. جزئیات این بخش معمولاً جزو اسرار تجاری شرکتهای تراشهسازی باقی میماند و بعید است اطلاعات دقیقی از آن به بیرون درز کند.
تکمیل کیت توسعه فرایند 14A تا پایان سال
در حال حاضر، کیت توسعه طراحی (PDK) گره 14A در نسخه ۰.۵ قرار دارد. مشتریان زمانی میتوانند طراحی نهایی، حجم تولید و سایر نیازمندیهای خود را قطعی کنند که نسخه ۰.۹ این کیت منتشر شود. لیپ-بو تان (Lip-Bu Tan)، مدیر عامل اینتل، پیشبینی میکند این نسخه پاییز امسال منتشر شود.
در بخش تجهیزات تولیدی نیز اینتل همکاری بسیار نزدیکی با شرکت هلندی ASML دارد. اینتل اخیراً تستهای تأییدیه نسل دوم اسکنرهای High-NA EUV یعنی دستگاه TWINSCAN EXE:5200B را در تأسیسات Foundry خود با موفقیت به پایان رسانده است. پیش از این، اینتل از نسخه قبلی یعنی EXE:5000 برای تولیدات آزمایشی 14A استفاده میکرد.
در همین رابطه بخوانید:
- اینتل فناوری ساخت تراشه 18A-P را معرفی کرد؛ 9 درصد کارایی بالاتر بدون افزایش مصرف برق
اینتل همچنین گزارش داده که موفق شده در سهماهه گذشته بیش از ۳۰ هزار ویفر را پردازش کند. مهمتر از آن، اینتل توانسته با سادهسازی فرآیند تولید، مراحل مورد نیاز برای پردازش یک لایه خاص از تراشه را از ۴۰ مرحله به کمتر از ۱۰ مرحله کاهش دهد که این امر منجر به کاهش چشمگیر زمان چرخه تولید و افزایش سرعت خروجی کارخانهها شده است.
به نظر شما گره 14A جایی است که اینتل بالاخره میتواند ادعا کند فاصله فناوری خود با TSMC را کاهش داده است؟
نظر خود را اضافه کنید.
برای ارسال نظر وارد شوید
ارسال نظر بدون عضویت در سایت