انتقال سریع‌تر داده تنها زمانی به عملکرد بهتر منجر خواهد شد که کنترلر بتواند فرمان‌های ورودی، عملیات خواندن و نوشتن و مدیریت داده‌ها را بدون ایجاد گلوگاه پردازش کند. اما این هدف منجر به افزایش فشار واردشده به کنترلر SSDها می‌شود. شرکت SK hynix برای پاسخ به این چالش، معماری تازه‌ای با بیش از ۱۰۰ هسته پردازشی کوچک و اختصاصی طراحی کرده که هدف آن، کاهش بار پردازنده عمومی کنترلر و انجام وظایف پرتکرار با مصرف انرژی و فضای کمتر روی تراشه است.
شرکت SK hynix معماری جدیدی برای کنترلرهای SSD توسعه داده است که با بیش از ۱۰۰ هسته پردازشی کوچک و اختصاصی، بخشی از بار پردازنده اصلی را بر عهده می‌گیرد. این هسته‌ها که H-TPU نام دارند، به‌گفته شرکت تنها حدود ۲.۵ درصد انرژی یک هسته پردازنده عمومی را مصرف می‌کنند و قرار است به افزایش بهره‌وری کنترلرهای نسل آینده کمک کنند.
آن‌طور که SK hynix می‌گوید، H-TPU بخشی از عملیات پردازشی کنترلر را با هزینه‌ای به‌مراتب کمتر از هسته‌های عمومی انجام دهد. بنابر اعلام Tom's Hardware، مصرف انرژی هر هسته H-TPU حدود ۲.۵ درصد مصرف یک هسته پردازنده عمومی است؛ ادعایی که در صورت تحقق در محصول نهایی، می‌تواند برای کنترلرهای SSD پرسرعت و سازمانی اهمیت قابل‌توجهی داشته باشد.
چرا افزایش سرعت SSD به تغییر معماری کنترلر نیاز دارد؟
کنترلر SSD مسئولیت مدیریت ارتباط با میزبان، پردازش فرمان‌ها و هماهنگ‌سازی دسترسی به تراشه‌های حافظه را بر عهده دارد. با افزایش پهنای باند رابط‌هایی مانند PCIe و بیشتر شدن حجم درخواست‌های ورودی، این بخش باید عملیات بیشتری را در بازه زمانی کوتاه‌تری انجام دهد؛ در نتیجه، توان پردازشی کنترلر و هزینه انرژی آن به عواملی مهم‌تر در طراحی نسل‌های بعدی حافظه‌های ذخیره‌سازی تبدیل می‌شوند.
استفاده از هسته‌های پردازشی قدرتمندتر یکی از راه‌های پاسخ به این نیاز است، اما چنین راهکاری الزاماً بهینه نیست. پردازنده‌های عمومی برای اجرای مجموعه متنوعی از دستورها طراحی شده‌اند، درحالی‌که بخش قابل‌توجهی از کار کنترلر SSD شامل عملیات تکراری و مشخصی است که به تمام قابلیت‌های یک هسته عمومی نیاز ندارند. واگذاری این وظایف به هسته‌های کوچک‌تر و تخصصی می‌تواند منابع پردازنده اصلی را آزاد کند و هزینه اجرای این عملیات را کاهش دهد.
SK hynix این محدودیت را یکی از چالش‌های معماری کنترلرهای جدید می‌داند. کو این‌جه، معاون این شرکت، در ارائه‌ای در کنفرانس ISOCC 2026 به محدودیت‌های پردازنده‌های عمومی از نظر مصرف انرژی و سطح اشغال‌شده روی تراشه اشاره کرده است؛ مسئله‌ای که با افزایش نیازهای پردازشی SSDها اهمیت بیشتری پیدا می‌کند.
معماری H-TPU چگونه بار پردازنده اصلی را کاهش می‌دهد؟
نام H-TPU از عبارت Hynix Transaction Processing Unit گرفته شده و به واحدهای پردازشی‌ای اشاره دارد که برای انجام وظایف مشخص در مسیر پردازش فرمان‌ها طراحی شده‌اند. این هسته‌ها می‌توانند مسئولیت‌هایی مانند پردازش فرمان‌های خواندن و نوشتن، مدیریت فراداده‌ها و کنترل بافرها را بر عهده بگیرند؛ کارهایی که تکرار زیاد آن‌ها در بارهای کاری سنگین، سهم قابل‌توجهی از منابع کنترلر را مصرف می‌کند.
در معماری پیشنهادی SK hynix، بیش از ۱۰۰ هسته H-TPU در کنار پردازنده عمومی قرار می‌گیرند و هرکدام بخشی از این وظایف را انجام می‌دهند. این هسته‌ها از خط لوله چهارمرحله‌ای با اجرای ترتیبی دستورها بهره می‌برند؛ رویکردی که به‌جای تمرکز بر قابلیت‌های گسترده یک پردازنده عمومی، ساختاری ساده‌تر و متناسب با عملیات موردنظر فراهم می‌کند. در این ترکیب، پردازنده اصلی همچنان وظایفی مانند رسیدگی به خطاها، مدیریت شرایط استثنایی و اجرای منطق پیچیده‌تر کنترلر را بر عهده خواهد داشت و H-TPU قرار نیست جایگزین کامل آن شود.
SK hynix اعلام کرده است که هر هسته H-TPU حدود ۲.۵ درصد انرژی و ۴ درصد مساحت یک هسته پردازنده عمومی را نیاز دارد. البته این ارقام به مقایسه هر هسته مربوط می‌شوند و نمی‌توان آن‌ها را مستقیماً به معنای کاهش مشابه در مصرف انرژی یا مساحت کل کنترلر دانست؛ زیرا نتیجه نهایی به تعداد هسته‌های مورد استفاده، سربار ارتباط میان واحدها و نوع بار کاری وابسته خواهد بود. بنابراین، برای سنجش مزیت واقعی این معماری باید عملکرد آن در یک کنترلر کامل و زیر بار کاری واقعی بررسی شود.
از SSDهای سازمانی تا حافظه‌های مورد استفاده در AI
برنامه SK hynix برای این معماری، استفاده از آن در کنترلرهای نسل آینده SSDهای سازمانی است؛ بازاری که در آن، ترکیب کارایی بالا، تأخیر کم و مصرف انرژی قابل‌کنترل اهمیت زیادی دارد. این شرکت همچنین از توسعه فناوری‌هایی مانند Storage Next و High Bandwidth Flash یا HBF به‌عنوان مسیرهای بعدی استفاده از این رویکرد نام برده است.
در فناوری Storage Next، دسترسی به داده در واحدهای کوچک‌تر، از جمله بلوک‌های ۵۱۲ بایتی در مقایسه با واحد رایج ۴ کیلوبایتی، مطرح شده است. کوچک‌تر شدن واحد دسترسی می‌تواند برای برخی بارهای کاری مفید باشد، اما مدیریت درخواست‌های پرتعداد و کوچک نیز فشار خاص خود را به کنترلر وارد می‌کند؛ از همین رو، توانایی پردازش کارآمد فرمان‌ها می‌تواند در کنار پهنای باند حافظه به یکی از عوامل تعیین‌کننده تبدیل شود.
HBF نیز با هدف پاسخ‌گویی به نیازهای ذخیره‌سازی در زیرساخت‌های هوش مصنوعی توسعه می‌یابد؛ محیط‌هایی که در آن‌ها انتقال سریع داده باید با مدیریت کارآمد عملیات ذخیره‌سازی همراه باشد. با این حال، ارتباط H-TPU با این فناوری‌ها فعلاً باید در چارچوب برنامه توسعه اعلام‌شده شرکت در نظر گرفته شود و به‌معنای اثبات برتری این معماری در محصولات نهایی نیست.
در همین رابطه بخوانید:
- استاندارد HBF معرفی شد؛ فناوری واسط SSD و HBM
در نهایت باید به این نکته اشاره کنیم که در حال حاضر هیچ محصولی با استفاده از فناوری H-TPU عرضه یا معرفی نشده و مشخص نیست که برنامه SK Hynix در مورد استفاده از آن برای چه زمانی تنظیم شده است.
نظر خود را اضافه کنید.
برای ارسال نظر وارد شوید
ارسال نظر بدون عضویت در سایت