پژوهشگران چینی در تلاشاند با استفاده از فناوریهای موجود، فاصله خود با صنعت نیمههادی جهان را کاهش دهند. به تازگی پژوهشگران آکادمی علوم چین (CAS) از معماری جدیدی برای ترانزیستورهای Gate-All-Around یا GAA رونمایی کردهاند که میتواند امکان دستیابی به سطحی از عملکرد و تراکم نزدیک به تراشههای 3 نانومتری را با استفاده از تجهیزات DUV فراهم کند.
ترانزیستورها کلیدهای الکتریکی بسیار کوچکی هستند که جریان را با سرعت بسیار بالا قطع و وصل میکنند. میلیاردها نمونه از این ترانزیستورها در تراشههای مدرن قرار میگیرند تا امکان پردازش اطلاعات در آنها را فراهم کنند. در نسلهای قدیمیتر از این تراشهها، ترانزیستورهای با معماری FinFET به طور گسترده مورد استفاده قرار میگرفت، اما ترانزیستورهای نسل جدید GAA با احاطه کامل بر کانال انتقال جریان توسط گیت، کنترل دقیقتری روی جریان الکتریکی در دسترس قرار میدهد.
پژوهشگران آکادمی علوم چین موسوم به CAS اکنون نمونهای از ترانزیستورهای GAA را توسعه دادهاند که نسبت جریان روشن به خاموش آن بیش از 500 هزار برابر است. این میزان سبب میشود ترانزیستورها در هنگام فعال بودن جریان بسیار بیشتری را از خود عبور دهند و همچنین در حالت خاموش، جریان نشتی بسیار پایینی ایجاد کنند. چنین سیستمی میتواند به ارتقای بازدهی انرژی و عملکرد تراشهها منجر شود.
ساخت تراشههای پیشرفته بدون استفاده از فناوری EUV
آکادمی علوم چین اعلام کرده این ترانزیستورها با استفاده از تجهیزات DUV ساخته شدهاند. این موضوع اهمیت زیادی دارد، زیرا لیتوگرافی DUV به طور معمول توانایی ایجاد مستقیم ساختارهایی در ابعاد مورد نیاز برای فناوریهای پیشرفته همچون 3 نانومتری را ندارد.
چین در سالهای اخیر برای جبران این محدودیت از روشهایی مانند Multi-Patterning استفاده کرده است. در این روش، الگوهای مدار طی چند مرحله ایجاد و حکاکی میشوند تا بتوان ساختارهای کوچکتری تولید کرد. استفاده از لیتوگرافی DUV به شکل غوطهور یا Immersion DUV نیز با قرار دادن آب خالص در مسیر نور، وضوح فرایند را افزایش میدهد و امکان تولید تراشههایی در کلاس 7 نانومتر را فراهم کرده است.
اما معماری جدید GAA میتواند مسئله را از زاویه دیگری حل کند. با کنترل بهتر جریان در ترانزیستور، بدون اینکه عملکرد تراشه کاهش پیدا کند، فاصله میان برخی اجزای ترانزیستور را میتوان افزایش داد. به بیان سادهتر، طراحی ترانزیستور میتواند مقدار فضای بیشتر اشغال کند، اما به لطف عملکرد بهتر، همچنان به سطحی مشابه یک طراحی متراکمتر FinFET برسد.
اتصال ترانزیستورها به یکدیگر، چالشی بزرگ در مسیر محققان چینی
با این حال، این راهکار تمام محدودیتهای چین در دستیابی به فناوریهای جدید را برطرف نمیکند. بخش مهمی از فرایند ساخت تراشه مربوط به نحوه اتصال ترانزیستورها به یکدیگر است. در فرایند MEOL که اتصالهای بسیار ظریف میان ترانزیستورها ایجاد میشوند، لایه فلزی M0 یکی از دشوارترین بخشهای این فرایند را تشکیل میدهد. برخلاف ترانزیستور GAA، این بخشها همچنان به تجهیزات لیتوگرافی وابسته هستند.
به همین دلیل، حتی اگر فناوری GAA امکان کاهش فاصله ترانزیستورها را فراهم کند، محدودیتهای MEOL و BEOL همچنان سقفی برای تراکم نهایی تراشه ایجاد میکنند. با این وجود، تحلیلهای منتشر شده درباره این معماری نشان میدهد چین میتواند با کاهش ارتفاع سلولهای منطقی و تغییر طراحی لایه M0 از ساختار 5 لایه به 4 لایه، به تراکم حدود 137.8 میلیون ترانزیستور در هر میلیمتر مربع برسد. این مقدار در محدودهای قرار میگیرد که با تراشههای کلاس 5 نانومتری TSMC قابل مقایسه است.
بنابراین باید گفت دستاورد آکادمی علوم چین الزاماً به معنای ساخت یک تراشه واقعی 3 نانومتری با تجهیزات DUV نیست. آنچه این فناوری ارائه میکند، هموار سازی مسیر توسعه معماری جدیدی است که دستیابی به عملکرد و تراکم نزدیک به تراشههای پیشرفتهتر بدون نیاز به فناوری EUV را ممکن میکند. در این مسیر، بهبود معماری ترانزیستور باید در کنار تکنیکهای پیشرفته لیتوگرافی و بستهبندی تراشه مورد استفاده قرار گیرد.
چین همچنین به سراغ روشهای دیگری برای افزایش تراکم ترانزیستورها رفته است. برای نمونه، شرکتهای چینی در حال بررسی فناوریهایی مانند Logic Folding هستند که با قرار دادن بخشهایی از مدارهای منطقی روی لایههای عمودی، تراکم پردازشی را افزایش میدهد و مسیر انتقال سیگنال را کوتاهتر میکند.
معماری GAA جدید آکادمی علوم چین نشان میدهد محدودیت دسترسی به EUV لزوماً به معنای توقف پیشرفت چین در صنعت تراشه نیست. این کشور در حال ترکیب معماریهای جدید ترانزیستور، روشهای چندالگویی، طراحی عمودی و بهینهسازی لایههای اتصال است تا از تجهیزات موجود به بیشترین عملکرد ممکن دست پیدا کند.
نظر خود را اضافه کنید.
برای ارسال نظر وارد شوید
ارسال نظر بدون عضویت در سایت