◄◄ اخبار و مباحث پیرامون پردازنده های Ivy Bridge ►►

[ramincybran]

دقیقا اومدم FMA3 رو تعریف کردم که یک اینستراکشن هیچ ربطی به این نداره که بخواد جزء Core قرار بگیره یا خیر . و هر معماری جدید از اینستراکشن ست های جدیدی باید استفاده کنه که تحت چهارچوب اکستنش های خودش فعال میشه.مثل AVX که از رجیستر 128 در اکستنش SSE استفاده میکنه.

دوست عزیز شما هنوز این رو نمی دونی که معماری یک CPU کلا فقط و فقط براساس Performed کردن I-SET هاست که طراحی میشه؟

کل معماری CPU چه میخواد از انواع CISC باشه چه RISC چه NISC(که البته بحثش جداست) چه .... تنها و تنها بر اساس I-set هاست که طراحی میشه. تنها بخشی که باعث میشه یک پردازنده به صورت autonomous عمل کنه طراحی control logic اون و چینش دیگر اجزای اون بر اساس عملکرد این واحده تا بتونن با استفاده از مراحلی که طبق iset برای داده ها تعریف میشه ترد هارو execute کنن. تمام واحد های fetch و alu ها و decoder و op code ها و .... غیره تنها و تنها بر اساس عملکرد logic control unit هست که تایین میشن.حتی alu ها که وظیفه تنها execute داده هارو دارن باید منابع پردازشیشون بر حسب نیاز cu تایین بشه.

پس اینو باید توجه کرد بهش که وقتی یک i-set جدید روی پردازنده پیاده سازی کنن باید کل شکل control logic رو برای performed کردن اون در cpu تغییر بدنو با تغییر دادن اون نحوه استفاده از execution resource ها هم خواه fp وint در کل معماری پردازنده تغییر میکنه.

از اصول FMA3 واست توضیح میدم،متوجه که میشی اشتباه گفتی میپری به به بحث دیگه.در مورد روش و اصولش توضیح میدم ،میگی که خواستی دو عملوند رو حذف کنی،باز متوجه میشی اشتباه کردی و الگوریتم زیر بی نقض هست. دلبندم برای پیاده سازی FMA ما فقط باید چند رجیستر پردازنده رو در اختیار داشته باشیم تا از دستوراتش استفاده کنیم.حالا اینتل در پردازنده خودش 3 رجیستر رو به این موضوع اختصاص داده و AMD چهار عدد.

a=a+b*c
a=b+a*c
a=b+c*a

دوست گلم شکل کلی طرح نمونت اشتباه لود .

چون شکل کلی یک FMA به صورت زیره و قابل تغییر و تز دادن هم نیست:

d=a+b*c

نقل:

The difference between FMA3 and FMA4 concerns the issue of whether the instruction can have three or four different operands. The FMA operation has the formm:

d=a+b*c

اینجا شما وقتی این مثال رو میزنی

a=a+b*c

شکل طرح کردنشون اشتباه هست و منظور رو کامل نمیرسونه دوست عزیز

چون:

اصلا مشخص نیست که برنامه امکان داره در آن واحد کدوم ثبات رو ذخیره کنه که تز بدیم یا اینه یا اونه

پس بهتره بنویسم

d=a+b*c و (d=(a,b,c


این شکل صحیح تریه و اونجا باید اینطور بیان میشد چون d ممکنه هرکدوم از اون 3 تا باشه

بریم ادامه بحث:

گفتم که اینتل دو اعلامیه رسمیه خودشو نفض نمیکنه و خواستم فقط کاربران از حجم تغییرات و معماری جدید و گراند اپ در یک نسل جدید رو با یک اپدیت تشخیص بودن.
کاربران عزیز میتونند در لینک زیر،مدل تیک تیک رو مشاهده کنند.
http://www.intel.com/content/www/us/...l-general.html

بازم حرفی که باعث شد 1 ساعت واست توجیح کنیم رو نقل میکنم:

محمد جان،پردازنده های Ivy bridge و به طور کل پلتفرم Maho bay تماما جزئی از نسل دوم محسوب میشن

----------------------

من اونجا هم بهت گفتم که fma3 و fma4 اینستراکشن ست ها به اون شکلی که مثل گذشته تصور میکردیم نیستن بلکه نوعی individual instructions هستن.تو اگه میبینی توی ویکی زده The FMA instruction set is the name of a future extension to the 128-bit SIMD instructions باس بخش پایین و توضیحات تکمیلی اون رو هم بخونی عزیز : "FMA3 and FMA4 are not instruction sets, they are individual instructions که در یک فروم برای تصصیح سازی ویکی مطرح کرده.

همه میدونیم که i-set ها چی هستن پس نیازی به ترجمه دوباره لینک های ویکی .شما لطفاً بیا واسه ما نهوه implimentation این جور دستور العنل ها FMA رو در پردازنده نسل بعد اینتل توضیح بده. عملکرد دقیق دستور العمل های اختصاصی FMA ها نیاز به کمی برسی داره چون AMD با اینتل فرق میکنه را توضیح بدید اگه ممکنه چون این اطلاعات پابلیک نیست در حالت عادی ...

لطفاً برسی این نوع individual instruction ها که در رجیستر cisc پردازنده هستن باعث ایجاد چه نو advantage ها , disadvantage در معماری نسل اینده اینتل میشن ، طرق Logic synthase های اینگونه individual instruction رو در قسمت logic control پردازنده توضیح بدی لطفاً ) برای توضیح این ها باید البته از کارمندان اینتل بود چون اینها public نیست .

--------------------------------------

بخش بعدی برنامه :دی

شما قرار شد توضیح بدی individual instruction هایی که در fma شامل میشن چرا در ردیف i-set های cisc پردازنده نیستن.

اگه نمیدونی بگو نمیدونم نه اینکه بیای بگی چون چندتا دستورالعمل برای اجرای fma به کار میرن میشن set.این را همه میدونیم . شما درمورد شکل Individual instruction و تفاوتشون با i-set ها سخن بگید لطفاً.

خوب در قسمت بعد

یعنی در پردازنده اصلا عمل ضرب اصلا انجام نمیشه و مدارهای دیجیتال با استفاده از ولتاژ های نزدیک به صفر و نیم ولت،شبیه سازی 0,1 در پردازنده انجام داده و تمام عملیات ضرب،به واسطه عملیات جمع انجام میشه.یعنی مدار ضرب پردازنده،یک آیسی مجتمع جمع کننده هست:

موافق نیستم .اصلا بحث i-set ها جه ربطی به بخش های execution و انجام عمل نهایی داره دوست عزیز ؟

دوست عزیز performed شدن ضرب چند بیتی الان چه ربطی به مجموعه دستور العمل ها داشت ؟ دستور انجام i-set ها در جای دیگریس و اصلا هیچ ربطی به واحد های Execution حالا میخواد انجام ضرب باشه یا جمع نداره.

پیاده سازی i-set ها روی ALU ها فقط و فقط توسط واحد کنترل منطق انجام میشه و همون مدار جمع کننده که میگی فقط دستور انجام اون I-SET رو اجرا یا EXECUTE میکنه.

اتفاقا همینه نکته هست که باعث میشه اونا اصلا در لیست I-set ها قرار نگیرن به شکل یک individual instruction به طور اختصاصی در op reg پردازنده قرار بگیرن.

اینها همه بر عهده Dedicated MAC هاست که execute نهایی FMA چطور بشه و اصلا ربطی به بحث نداره که اینجا تو بخوای علت I-SET بودن اون رواین بزاری.اینقدر بحث حاشه ایو نامربوط نکن جواب سوال مارو که بالاتر خدمتتون عرض کردم بده .

از دید شخصیم تنها منبعی که میتونه اسم و طبقه بندی پردازنده های جدید را مشخص کنه خود اینتله

طبق تجربیات قبلی این دسته بندی بیشتر از اینکه ارتباطی با مسائل علمی که شما بزرگواران فرمودید داشته باشه به وضعیت بازار مربوطه ( امروز اعلام میکنه نسل سوم موقع عرضه یک مرتبه میشه نسل هشتم )

برای مثال اگر اینتل ببینه که فروش SB هنوز خوبه و بازار هنوز تشنه اونه پردازنده های بعدی را به عنوان نسل دوم معرفی میکنه و در کنار SB پردازنده های Ivy را به بازار میده

ولی اگر amd بتونه با بلدوزر بخشی از بازار را به دست بگیره ، اینتل برای حمله میاد Ivy را به عنوان نسل جدید ( سوم ) تبلیغ میکنه

پیشنهاد میکنم شما بزرگواران با این بار معلومات عالی ، به جای بحث در مورد نسل پردازنده ها ، به مسائل پایه دیگه بپردازید که ما هم بتونیم از دانشتون استفاده بیشتری کنیم

نیما جان کل بحث ایشون از همون اول هم این بود که بگه3d generation که در idf گفته شده اصلا وجود نداره و اینها از 2nd هستن.من هم گفتم اونجا با صراحت عرض کردم که در بخش پردازنده کاملا مرحله تیک یا die shrink داره انجام میشه اما علت اصلی نام گذاری نسل 3 اینتل بخش cpu نیست بلکه IGP اینتل هست.ایشون با نوشته ها خواستن بگن که نه اینتل منظورش همون نسل 2 هست ماها چشمامون بد میبینه.

من هم با نوشته های خودشون بهشون اثبات کردم سخت در اشتباهن و قبلا توسط اینتل گفته شده نسل 3 معماری کور که شامل یک LEAP AHEAD اساسی در بخش igp هست در اول سال 2013 عرضه میشه و نسل بعد اون haswell در سال 2013

The 22nm 3rd generation Intel Core processors will deliver significant performance, power savings, graphics and media enhancements for Ultrabook devices and PCs in 2012.

حالا اینکه اینتل صرف تبلیغاتی داره اون به کنار اما علت این نام گذاری مشخصه و نازل ترین کاربران هم از تنها die shrink بودن بخش cpu خبر دارن.ایشون فقط یک gen رو در تغییر cpu میدیدن که بهشون گوشزد کردم خیر بخش gpu در حال حاظر بسیار مهم تره و قطعا یک نسل و راه جدید رو برای اینتل باز میکنه