پارامترهای زمانبندی حافظه

[AMD>INTEL]

پارامترهای زمانبندی حافظه

برای مشاهده این لینک/عکس می بایست عضو شوید ! برای عضویت اینجا کلیک کنید

جهان در حصار زمان است ,به طوری که هرکاری بدون صرف زمان امکان پذیر نیست تمامی دستورات نوشته شده و خوانده شده در حافظه ها هم برای اجرا نیاز به صرف زمان دارند,و برای نوشتن و یا خواندن و همچنین نو سازی دستورات بر روی حافظه نیاز به زمان های متعددی است
بدیهی است که هرچه زمان کمتری برای اینگونه عملیات ها صرف شود کارها سریعتر انجام میشوند.پس بنابراین زمان های تاخیر حافظه ها جدا از فرکانس کاری خود بسیار مورد اهمیت هستند
به اینگونه زمانها , Timing یا زمان بندی حافظه گفته میشود که به صورت دنباله ای از اعداد روی حافظه ها حک شده استبه عنوان مثال دنباله 6-7-6-18 :که هریک از این اعداد بر حسب کلاک مرجع بیانگر میزان تاخیر حافظه در عملیات خاصی هستند که در ادامه به آن اشاره میکنیم.

عدد اول: CAS Latency
مخفف Column access strobe Latency تعداد سیکل کلاک تاخیر از زمان فعال شدن ستون یک سلول تا زمانی که داده ذخیره شده در بافر سطری که به آن سطون اختصاص دارد آماده تخلیه در گذرگاه شود.یا به تعبیری دیگر, زمانی که برای دسترسی به یک سلول پس از فعال شدن ستون آن وجود دارد.

عدد دوم :tRCDTime RAS to CAS Delay
تعداد سیکل کلاک تاخیر از زمانی که سطر یک سلول فعال و داده های داخل آن در بافر سطر ذخیره شده تا زمانی که ستون آن سلول نیز فعال شود.یعنی مدت زمان tRCD پس از فعال شدن سطر یک سلول مصرف میشود تا ستون آن سلول انتخاب و فعال شود.

عدد سوم :
tRP Time RAS Precharge تعداد سیکل کلاک تاخیر میان تخلیه بافر سطر و قرار گرفتن داده های سطری دیگر در آن استیعنی مدت زمان tRP نیاز است تا یک سطر غیر فعال شده و سطری دیگر در آن فعال شود.

عدد چهارم:
tRAS Time Row access strobe تعداد سیکل کلاک تاخیری است که برای فعال شدن خط کلمه یک سطر و انتقال داده های آن به بافر سطر مصرف میشود.متوان گفت مدت زمان tRAS طول میکشد تا یک سطر از داخل تراشه حافظه فعال شده و اطلاعات آن در داخل بافر سطر قابل دسترسی باشند.

نحوه ارتباط پارامتر های زمان بندی با یکدیگر:
به عنوان مثال به زمان بندی حافظه مقابل توجه کنید 6-7-6-18 :برای خواندن اطلاعات داخل یک سلول از این حافظه 18 سیکل کلاک مرجع زمان صرف میشود تا سطر آن سلول فعال و در بافر سطر قرار گیرددر صورتی که در این حین اشتباهی رخ دهد 6 سیکل کلاک مرجع زمان لازم است تا سطر اشتباهی غیر فعال و سطر صحیح فعال شودبعد از فعال شده سطر نوبت به ستون میباشد که در این مثال 7 سیکل کلاک مرجع زمان لازم است تا ستون مورد نظر فعال شودو در آخر 6 سیکل کلاک مرجع زمان برای تخلیه اطلاعات سلول به داخل گذرگاه لازم استزمانی که سطر فعال میشود چون سلول های یک سطر و یا ستون به مانند زنجیر به یکدیگر متصل هستند برای خواندن سلولی از این سطر تنها زمان های tRCD و CL صرف میشود و میتوان گفت این دو زمان از بقیه اهمیت بیشتری دارند.

مدت زمان یک تاخیر
کلیه اعدادی که در پارامترهای زمان بندی ذکر شدند بر حسب سیکل کلاک مرجع اندازه گیری شده اند .اگر پارامترهای ذکر شده مربوط به یک حافظه DDR3 1600 MHz باشد با اطلاع از فرکانس مرجع این حافظه با توجه به Double Data Rate که 800 MHz هست هر سیکل کلاک یک هشتصد میلیونیوم ثانیه که معادل 0/8 نانو ثانیه خواهد بود بنبراین برای دسترسی به یک سلول حافظه در این مدل البته با در نظر گرفتن خطای انتخاب سطر 37 سیکل کلاک مرجع خواهد بود(این عدد با جمع زمان های تاخیر به دست آمده است).حال با ضرب زمان های تاخیر در تاخیر یک سیکل کلاک مرجع میتوان گفت دسترسی به یک سلول حافظه در این مدل حدود 29.6 نانو ثانیه خواهد بود
با تفاسیر گفته شده به این مهم میرسیم که هرچه حافظه های ما از زمان تاخیر کمتری برخوردار باشند بهتر میتوانند از پهنای باند در اختیار خود استفاده کنند.برای دسترسی به پارامترهای حافظه و تغییر میتوانید به SETUP سیستم مراجعه کنید



البته نرم افزارهای زیادی نیز هستند که به کمک آنها میتوانید به پارامترها دسترسی پیدا کنید و آنها را تغییر دهیدغیر از پارامترهای ذکر شده پارامترهای دیگری نیز وجود دارند که در این مطلب به علت پایین بودن اهمیتشان از آنها چشم پوشی کردیمتوجه داشته باشید که در صورت کم کردن زمان های تاخیر حافظه خود ممکن است که حافظه دچار ناپایداری شود برای رفع این مشکل ولتلژ حافظه را افزایش دهید برای بدست آوردن میزان ولتاژ تحمل حافظه خود میتوانید به لیبل های روی حافظه مراجعه نمایید