عکسی که در پست قبلی گذاشتم همونطور که گفتم نحوه دسترسی هسته ها به Cache هاست. (نه Cacheها با یکدیگر)برای مشاهده این لینک/عکس می بایست عضو شوید ! برای عضویت اینجا کلیک کنید ارسالی توسط ARA-RF برای مشاهده این لینک/عکس می بایست عضو شوید ! برای عضویت اینجا کلیک کنید
هدفم از قرار دادن اون عکس بیشتر نشون دادن نحوه Share شدن L3 Cache بود و تاکید اون عکس هم همین بوده.
ولی باز با این حال ، اگه دقت کنید می بینید که سطوح کش همگی توسط واحدی به نام Cache Control با هم ارتباط دارند و از اونجا همگی به Core متصل اند.
واحد Cache Control (اختصارا CCU ) وظیفه هماهنگی و انتقال اطلاعات مابین Cacheها و پردازنده رو بر عهده داره.
یه توضیح کوچولو: عکسی که من گذاشتم طرحی از معماری پردازنده های Opteron Quad Cores هست با نام Santa Rosa.
بدیهیه که توی معماری های دیگه یا دیاگرام های دیگه، بسته به تاکید نویسنده، نمودار تا حدودی متفاوته.
سپاس برای مشاهده این لینک/عکس می بایست عضو شوید ! برای عضویت اینجا کلیک کنید







پاسخ با نقل قول
Bookmarks