تشریح و بررسی عملکرد Gunning Transceiver Logic (A/GTL+)l

[Mahdi_Moosavi]

به نام یکتای مطلق





تشریح و بررسی عملکرد Gunning Transceiver Logic (A/GTL+)l و چگونگی تنظیم آن جهت دستیابی به فرکانس FSB بالاتر به همراه پایداری بیشتر

مقدمه :

در مدارات منطقی ( logic circuits ) دنیای دیجیتال ، استاندارد های گوناگونی جهت تعیین مرز بین حالت 0 ( Low ) و 1 ( High ) که توسط مقدار ولتاژ تعیین می شود وجود دارد . از جمله این استاندارد ها می توان به استاندارد های Cmos ، TTL ، ETL ، BTT و GTL اشاره کرد .

هر یک از این استاندارد ها دارای نقاط قوت و ضعف منحصر به فردی می باشند و در مدارات دیجیتال مختلف ، بسته به کاربرد مدار مورد نظر به کار برده می شوند .

در جدول زیر می توانید میزان ولتاژ آستانه هر یک از استاندارد های نام برده را مشاهده کنید :

برای مشاهده این لینک/عکس می بایست عضو شوید ! برای عضویت اینجا کلیک کنید

معرفی :

همان طور که در تصویر مشاهده کردید استاندارد Gunning Transceiver Logic (A/GTL+)l کمترین نوسان ولتاژ بین حالت 0 ( Low ) و 1 ( High ) را دارا می باشد و در عین حال یکی ار کم مصرف ترین انواع استاندارد مدارات Logic می باشد .

مقادیر ولتاژ نواحی مختلف Gunning Transceiver Logic توسط استاندارد JEDEC به شرح جدول زیر می باشد :

برای مشاهده این لینک/عکس می بایست عضو شوید ! برای عضویت اینجا کلیک کنید

همانطور که در جدول مشخص می باشد ولتاژ 0.8V به عنوان ولتاژ مرجع و در واقع مرز بین حالت 0 ( Low ) و 1 ( High ) تعیین شده است . این ولتاژ مرجع از حاصلضرب ولتاژ VTT ( در ادامه بحث توضیح داده خواهد شد ) در یک ضریب ثابت ( 2/3 ) یا " 0.66 " محاسبه می شود . ولتاژ مرجع ( 0.8V ) تا حدود مشخصی به صورت استاندارد ( حداکثر 2% ) کمتر و بیشتر از مقدار نامی تلرانس دارد . و همچنین حداقل 0.05V بیشتر یا کمتر از مقدار ولتاژ مرجع یکی از حالات 0 ( Low ) و 1 ( High ) در خروجی آشکار می شود .

ولتاژ خروجی در این استاندارد در حالت 1 ( High ) حداقل 1.1v و حداکثر بیشترین مقدار مجاز VTT خواهد بود .

ولتاژ خروجی در این استاندارد در حالت 0 ( Low ) حداکثر 0.4v می باشد .


مشخصات ذکر شده در بین استاندارد های دیگر مدارات منطقی ، منحصر به فرد می باشند . لذا از خصوصیات این استاندارد ، می توان به افزایش حاشیه نویز پذیری ، کاهش حالت Ringing به خاطر نوسان ولتاژ کم و در نهایت edge rates کنترل شده اشاره کرد .



لذا در اغلب پردازنده های اینتل که از Front Side Bus ( FSB)l جهت برقراری ارتباط پردازنده با چیپست پل شمالی و همچنین ارتباط بین Die ها در پردازنده های Multi-Chip Module ( Core2 Quad)l استفاده می شود استاندارد لاجیک GTL را برای این منظور انتخاب می کنند .

ادامه دارد .....


=========================


نویسنده ( تحلیل و جمع آوری مطالب ) : سید مهدی موسوی