ehsan1377 (01-10-15), M3RS4D 50062 (01-10-15), mohsen1367 (01-07-17), WHOAMI (16-07-16)
در این تاپیک اقدام به معرفی و توضیح پارامترهای مهم در تایمینگ و زمان بندی حافظه ها میکنم .
CAS LATENCY یا CL
مخفف coloum access strobe latency تعداد (سیکل کلاک) تاخیر از زمان فعال شدن ستون یک سلول تا زمانی است که داده ی ذخیر شده در بافر سطری که به آن ستون اختصاص دارد آماده تخلیه در گذرگاه شود . به بیان دیگر تاخیر برای دسترسی به یک سلول پس از فعال شدن ستون آن,CL نام دارد .
منبع: برگرفته از کتاب حافظه ی اصلی نوشته دوست خوبم علیرضاحقدوست
ehsan1377 (01-10-15), M3RS4D 50062 (01-10-15), mohsen1367 (01-07-17), WHOAMI (16-07-16)
tRCD
مخفف Time RAS TO CAS Delay تعداد (سیکل کلاک) تاخیر از زمانی که سطر یک سلول فعال میشود و داده های درون آن در بافر سطر ذخیره میشوند تا زمانی که ستون آن سلول فعال شود نشان میدهد.یعنی مدت زمان tRCD پس از فعال شدن سطر یک سلول صرف میشود تا ستونآن سلول انتخاب وفعال شود .
ehsan1377 (01-10-15), M3RS4D 50062 (01-10-15), mohsen1367 (01-07-17), WHOAMI (16-07-16)
tRP
مخفف Time RAS Precharge نشان دهنده تعداد (سیکل کلاک) تاخیر میان تخلیه ی بافر سطر و قرار گرفتن داده های سطری دیگر در آن است . یعنی مدت زمان tRP نیاز است تا یک سطر غیر فعال شود و سطر دیگری به جای آن فعال شود .
ehsan1377 (01-10-15), M3RS4D 50062 (01-10-15), mohsen1367 (01-07-17), WHOAMI (16-07-16)
tRAS
مخفف Time Row Access strobe تعداد (سیکل کلاک) تاخیری است که برای فعال شدن خط کلمه ی یک سطر و انتقال داده های آن به بافر سطر صرف میشود به بیان دیگر مدت زمان tRAS طول میکشد تا یک سطر از درون تراشه حافظه فعال شود و اطلاعات آن در بافر سطر قابل دسترسی باشد .
ehsan1377 (01-10-15), M3RS4D 50062 (01-10-15), mohsen1367 (01-07-17), WHOAMI (16-07-16)
1 کاربر در حال مشاهده این موضوع. (0 عضو و 1 میهمان)
Bookmarks